北京錦坤科技有限公司 www.jonkon.com.cn
1．西南石油大學研究生院，四川成都610500；2．西南石油大學計算機科學學院，四川成都610500）
摘要：現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的
調制解調技術一直是人們研究的一個重要方向。本文討論和仿真實現了基于FPGA 的數字化
DPSK 解調系統。用Altera 公司的FPGA 開發平臺Quartus II 實現了一個對基帶信號的
DPSK 解調系統模型的仿真。
關鍵詞：
調制解調；
DPSK；現場可編程門陣列（ FPGA）；Quartus II
中圖分類號：TP273 文獻標識碼：A 文章編號：1672-7800（2009）04－0077－02
0 引言
DPSK 在數據傳輸中，尤其是在中速和中高速的數傳機（2400－4800 bit ／ s）中得到了廣泛地應用。雖然相移鍵控有較好的抗干擾性，在有衰落的信道中也能獲得很好的效果，但在進行數據通信中，數據交換速率和可靠性是相互矛盾的，需要根據具體的應用要求進行取舍。由于
DPSK 在編碼數據時是利用相位的角度來表征“1”或“0”，如果遇到“1”和“0”相互交替時就會出現波形的突變，從而引起高次諧波干擾，同時找不到信號的起始位置，給
調制解調時相位的跟蹤帶來困難。因此，在某些高質量的通訊中，需要對這種通訊方式加以改進。
相對調相（相對移相），即
DPSK，也稱為差分調相，這種方用載波相位的相對變化來傳送數字信號，即利用前后碼之間載波相位的變化表示數字基帶信號。所謂相位變化又有向量差和相位差兩種定義方法。向量差是指前一碼元的終相位與本碼元初相位比較，是否發生了相位變化，而相位差是指前后兩碼元的初相位是否發生了變化。對于相對移相，基帶信號是由相鄰兩碼元相位的變化來表示，它與載波相位無直接關系，即使采用同步解調，也不存在相位模糊問題，因此在實際設備中，相對移相得到了廣泛運用。
DPSK 信號的解調方法有兩種：極性比較法（又稱同步解調或相干解調）和相位比較法（是一種非相干解調）。而在本系統中將采用極性比較法來進行
DPSK 信號的解調。極性比較法電路如圖1 所示，輸入的
DPSK 信號經帶通濾波器后加到乘法器，乘法器將輸入信號與載波極性比較。極性比較電路符合移相定義（因移相信號的相位是相對于載波而言的），經低通和取樣判決電路后，再經過相對碼－碼變換器還原基帶信號。
由圖
1 不難看出，極性比較原理是將DPSK 信號與參與載波進行相位比較，恢復出相對碼，然后進行差分譯碼，由相對碼還原成碼，得到原碼基帶信號。如果去掉相對碼－碼變換器，則剩余部分剛好是一個CPSK（調相）解調電路。相對碼－碼變換器電路如圖2 所示， 其中碼記為ak，相對碼記為bk，TB為碼元寬度。DPSK 解調器由3 部分組成，乘法器和載波提取電路實際上就是相干檢測器；后面的相對碼（差分碼）—碼的變換電路，即相對碼譯碼器；其余部分完成低通判決任務。由圖1 可知，當輸入為“1”碼時，UDPSK（t）＝Acos（2πfct），因此，此時低通輸出
式中nc（t）是均值為零的低通型高斯噪聲，A 為常數。當輸入為“0”碼時
總結以上分析可知：
2．1 CPSK 解調方框圖模型
CPSK
解調器的建模方框圖如圖
3 所示。圖中的計數器q輸出與發出端同步的0 相數字載波。判決器的工作原理是：把計數器輸出的0 相載波與數字CPSK 信號中的載波進行邏輯“與”運算，當兩個比較信號在判決時刻都為“1”時，輸出為“1”，否則輸出為“0”，以實現解調的目的。圖中沒有包含模擬電路部分，調制信號為數字信號。
2．2 相對碼到碼轉換模型
DPSK 解調采用CPSK 解調電路加相對碼到碼轉換電路即可實現。相／ 絕變換過程都是以計數器輸出信號為時鐘的控制下完成的。圖4 是相對碼轉換為碼的轉換方框圖。
2．3DPSK 解調電路的FPGA 詳細設計
軟件設計工作主要采用Altera 公司的Quartus II 7．2 軟件進行自頂向下的設計，Quartus II 7．2 是美國Altera 公司自行設計的一種CAE 軟件工具，方便利用EDA 方式設計ASIC 芯片，支持嵌入式系統的開發、DSP Builder、SOPC 開發、Signal Tap 邏輯分析儀、LogicLock 優化技術等，是一個有力的開發工具。
圖5 為在FPGA 中現實DPSK 解調的頂層電路圖。其中PL＿CPSK2 是CPSK 解調電路的VHDL 建模符號，PL＿DPSK2是相對碼－碼轉換的VHDL 建模符號。PL＿CPSK2 中x 為調制信號輸入，Clk 為系統時鐘，Start 信號為同步信號，PL＿DPSK2中的y 為zui終調制輸出的基帶信號。
3 系統仿真
設置時鐘頻率為100MHz，分別對Start 信號和x 信號設置如下圖，通過在Quartus 中仿真可得到圖6 所示的基帶信號輸出。
由圖可知，輸出信號y 滯后于輸入信號x 一個基帶碼長（4個Clk）。該仿真結果表明，該系統的工作過程是正確地完成了極性比較法DPSK 解調。
4 結束語
本文針對中高速數字通信中常用的
DPSK 調制解調信號，設計了一種數字解調方法，并對載波恢復環路中的關鍵模塊相對碼－碼的轉換電路進行了詳細的設計，理論上的性能分析與軟件仿真結果證明了該方案設計的正確性。
參考文獻：
［1］ 張輝，曹麗娜．現代通信原理與技術［M］．西安：西安電子科技大
學出版社，2002．
［2］ 潘松，黃繼業，王國棟．現代DSP 技術［M］．西安：西安電子科技大
學出版社，2003．
［3］ 胡廣書．數字信號處理—理論、算法與實現［M］．北京：清華大學
出版社，2000．
［4］ 安效軍，王力男．NCO 的數字化實現與應用［J］．無線電通信技術，
2004（2）．
［5］ 昆侖，郭黎利．全數字BPSK 調制解調器［J］．哈爾濱工程大學學
報，2000（2）．
［6］ 王興亮．數字通信原理與技術［M］．西安：西安電子科技大學出版
社，2001．
（責任編輯：王釗）
Design of
DPSK Modulation and Demodulation Based on FPGA
Abstract：Long distance，large capability and high quality of transmission are required in modern communication system．Modulation and
demodulation，
which is one of the most key techniques in communication，has been always an important aspect．The digitalized DPSK demodulationsystem based on FPGA are primarily discussed and simulated．
A model of DPSK demodulation system with base band signalare simulated on the basis of a FPGA development platform Quartus II developed by Altera．
Key Words：
Modulation and Demodulation；DPSK；FPGA；Quartus II北京錦坤科技有限公司 www.jonkon.com.cn
