淺談PCB電路進行電磁兼容和電磁干擾設計

1.電磁兼容的一般概念

　　考慮的根本原因在于電磁干擾的存在。電磁干擾（Electromagnetic Interference，簡稱EMI）是破壞性電磁能從一個電子設備通過輻射或傳導傳到另一個電子設備的過程。一般來說，EMI特指射頻信號（RF），但電磁干擾可以在所有的頻率范圍內發生。

　　電磁兼容性（Electromagnetic Compatibility，簡稱EMC）是指電氣和電子系統、設備和裝置在設定的電磁環境中，在規定的安全界限內以設計的等級或性能運行，而不會由于電磁干擾引起損壞或不可接受到性能惡化的能力。這里所說的電磁環境是指存在于給定場所的所有電磁現象的總和。這表明電磁兼容性一方面指電子產品應具有抑制外部電磁干擾的能力;另一方面，該電子產品所產生的電磁干擾應低于限度，不得影響同一電磁環境中其他電子設備的正常工作。

　　現今的電子產品已經由模擬設計轉為數字設計。隨著數字邏輯設備的發展，與EMI和EMC相關的問題開始成為產品的焦點，并得到設計者和使用者很大的關注。美國通信委員會（FCC）在20世紀70年代中后期公布了個人電腦和類似設備的輻射標準，歐共體在其89/336/EEC電磁兼容指導性文件中提出輻射和抗干擾的強制性要求。我國也陸續制定了有關電磁兼容的國標準和國軍用標準，例如“電磁兼容術語”（GB/T4365-1995），“電磁干擾和電磁兼容性術語”（GJB72-85），“無線電干擾和抗擾度測量設備規范”（GB/T6113-1995），“電動工具、家用電器和類似器具無線電干擾特性的測量方法和允許值”（GB4343-84）。這些電磁兼容性規范大大推動了電子設計技術并提高了電子產品的可靠性和適用性。

　　2.EMC在設計中的重要性

　　隨著電子設備的靈敏度越來越高，并且接受微弱信號的能力越來越強，電子產品頻帶也越來越寬，尺寸越來越小，并且要求電子設備抗*力越來越強。一些電器、電子設備工作時所產生的電磁波，容易對周圍的其他電氣、電子設備形成電磁干擾，引發故障或者影響信號的傳輸。另外，過度的電磁干擾會形成電磁污染，危害人們的身體健康，破壞生態環境。

　　如果在一個系統中各種用電設備能夠正常工作而不致相互發生電磁干擾造成性能改變和設備的損壞，人們就稱這個系統中的用電設備是相互兼容的。但是隨著設備功能的多樣化、結構的復雜化、功率的加大和頻率的提高，同時它們的靈敏度也越來越高，這種相互兼容的狀態越來越難獲得。為了使系統達到電磁兼容，必須以系統的電磁環境為依據，要求每個用電設備不產生超過一定限度的電磁發射，同時又要求它本身要具備一定的抗*力。只有對每一個設備都作出這兩個方面的約束和改進，才能保證系統達到*兼容。

　　通常認為電磁干擾的傳輸有兩種方式：一種是傳導方式;另一種是輻射方式。在實際工程中，兩個設備之間發生干擾通常包含著許多種途徑的耦合。正因為多種途徑的耦合同時存在，反復交叉，共同產生干擾，才使得電磁干擾變得難以控制。

　　常見的電磁干擾主要有以下幾種：

　　（1）射頻干擾。由于現有的無線電發射機的激增，射頻干擾給電子系統造成了很大的威脅。蜂窩電話、手持無線電、無線電遙控單元、尋呼機和其他類似設備現在非常普遍。造成有害的干擾并不需要很大的發生功率。典型的故障出現在射頻場強為1～10V/m的范圍內。在歐洲、北美和很多亞洲地區，避免射頻干擾損壞其他設備已經成為對所有產品在法律上的強制性規定。

　　（2）靜電放電（ESD）。現代芯片工藝已經有了很大的進步，在很小的幾何尺寸（0.18um）上元件已經變得非常密集。這些高速的、數以百萬計的晶體管微處理器的靈敏性很高，很容易受到外界靜電放電影響而損壞。放電可以是直接或輻射的方式引起。直接接觸放電一般引起設備永遠性的損壞。輻射引起的靜電放電可能引起設備紊亂，工作不正常。

　　（3）電力干擾。隨著越來越多的電子設備接入電力主干網，系統會出現一些潛在地干擾。這些干擾包括電力線干擾、電快速瞬變、電涌、電壓變化、閃電瞬變和電力線諧波等。對于高頻開關電源來說，這些干擾變得很顯著。

　　（4）自兼容性。一個系統的數字部分或電路可能干擾模擬設備，在導線之間產生串繞（Crosstalk），或者一個電機可以引起數字電路的紊亂。

　　另外，一個在低頻可以正常工作的電子產品，當頻率升高時會遇到一些低頻所沒有的問題。比如反射、串繞、地彈、高頻噪聲等。

　　一個不符合EMC規范的電子產品不是合格的電子設計。設計產品除了滿足市場功能性要求外，還必須采用適當的設計技術來預防或解除EMI的影響。

　　3.設計的EMC考慮

　　對于高速（Printed Circuit Board，印制電路板）設計中EMI問題，通常有兩種方法解決：一種是抑制EMI的影響，另一種是屏蔽EMI的影響。這兩種方式有很多不同的表現形式，特別是屏蔽系統使得EMI影響電子產品的可能性降到了極低。

　　射頻（RF）能量是由印制電路板（PCB）內的開關電流產生的，這些電流是數字元件產生的副產品。在一個電源分配系統中每一個邏輯狀態的改變都會產生一個瞬間的電涌，大多數情況下，這些邏輯狀態的改變不會產生足夠的接地噪聲電壓造成任何功能性的影響，但當一個元件的邊沿速率（上升時間和下降時間）變得相當快的時候便會產生足夠的射頻能量影響其他的電子元件的正常工作。

　　3.1 PCB上電磁干擾產生的原因

　　不適當的做法通常會在PCB上引起超出規范的EMI。結合高頻信號的特性，與PCB級的EMI相關的主要包括以下幾個方面：

　　（1）封裝措施使用不適當。如應該用金屬封裝的器件卻用塑料封裝。

　　（2）PCB設計不佳，完成質量不高，電纜與接頭的接地不良。

　　（3）不適當甚至錯誤的PCB布局。

　　包括時鐘和周期信號走線設定不當;PCB的分層排列及信號布線層設置不當;對于帶有高頻RF能量分布成分的選擇不當;共模與差模濾波考慮不足;接地環路引起RF和地彈;旁路和去耦不足等等。

　　要實現系統級的EMI抑制，通常需要一些適當的方法：這主要包括屏蔽、襯墊、接地、濾波、去耦、適當布線、電路阻抗控制等。

　　3.2電磁兼容的屏蔽設計

　　現今的電子產業界已愈來愈注意到SE/EMC（Shielding Effectiveness，SE，隔離室屏蔽效益）的需求，而隨著更多電子組件的使用，電磁兼容性亦更受到關切。電磁屏蔽就是以金屬隔離的原理來控制電磁干擾由一個區域向另一個區域感應和輻射傳播電方法。通常包括兩種：一種是靜電屏蔽，主要用于防止靜電場和恒定磁場的影響;另一種是電磁屏蔽，主要用于防止交變電場、交變磁場以及交變電磁場的影響。

　　EMI屏蔽可使產品簡單且有效的符合EMC的規范，當頻率在10MHz以下時電磁波大多為傳導的形式，而較高頻率的電磁波則多為輻射的形式。設計時可以采用單層實心屏蔽材料、多層實心屏蔽材料、雙重屏蔽或者雙重以上屏蔽等新型材料進行EMI屏蔽。對于低頻的電磁干擾需要用厚的屏蔽層，較合適的是使用磁導率高的材料或磁性材料，如鎳銅合金等，以獲得較大的電磁吸收損耗，而對于高頻電磁波可使用金屬屏蔽材料。

　　在實際的EMI屏蔽中，電磁屏蔽效能很大程度上取決于機箱的物理結構，即導電的連續性。機箱上的接縫以及開口都是電磁波的泄漏源。而且，穿過機箱的電纜也是造成屏蔽效能下降到主要原因。機箱上開口的電磁泄漏與開口的形狀、輻射源的特性和輻射源到開口處的距離相關。通過適當地設計開口尺寸和輻射源到開口的距離能夠改善屏蔽效能。通常解決機箱縫隙電磁泄漏的方式是在縫隙處用電磁密封襯墊。電磁密封襯墊是一種導電的彈性材料，它能夠保持縫隙處的導電連續性。常見的電磁密封襯墊有：導電橡膠（在橡膠中摻入導電顆粒，使這種復合材料既具有橡膠的彈性，又具有金屬的導電性。）、雙重導電橡膠（它不是在橡膠所有部分摻入導電顆粒，這樣獲得的好處是既大大限度地保持了橡膠的彈性，又保證了導電性）、金屬編織網套（以橡膠為芯的金屬編織網套）、螺旋管襯墊（用不銹鋼、鈹銅或鍍錫鈹銅卷成的螺旋管）等。另外，當對通風量要求比較高時，必須使用截至波導通風板，這種板相當于一個高通濾波器，對高于某一頻率的電磁波不衰減通過，但對于低于這一頻率的電磁波則進行很大的衰減，合理應用截至波導的這種特性可以很好的屏蔽EMI的干擾。

　　3.3電磁兼容的合理PCB設計

　　隨著系統設計復雜性和集成度的大規模提高，電子系統設計師們正在從事100MHZ以上的電路設計，總線的工作頻率也已經達到或者超過50MHZ，有的甚至超過100MHZ。當系統工作在50MHz時，將產生傳輸線效應和信號的完整性問題;而當系統時鐘達到120MHz時，除非使用高速電路設計知識，否則基于傳統方法設計的PCB將無法工作。因此，高速電路設計技術已經成為電子系統設計師必須采取的設計手段。只有通過使用高速電路設計師的設計技術，才能實現設計過程的可控性。

　　通常認為如果數字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經占到了整個電子系統一定的份量（比如說1/3），就稱為高速電路。實際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿（或稱信號的跳變）引發了信號傳輸的非預期結果。要實現符合EMC標準的高頻PCB設計，通常需要采用以下技術：包括旁路與去耦、接地控制、傳輸線控制、走線終端匹配等。

　　（1）旁路與去耦

　　去耦是指去除在器件切換時從高頻器件進入到配電網絡中的RF能量，而旁路則是從元件或電纜中轉移不想要的共模RF能量。

　　所有的電容器都是由LCR電路組成，其中L是電感，它與導線長度有關，R是導線中的電阻，C是指電容。在某一頻率上，該LC串聯組合將產生諧振。在諧振狀態下，LCR電路將有非常小的阻抗和有效的RF旁路。當頻率高于電容的自諧振時，電容器漸變為感性阻抗，同時旁路或去藕效果下降。因此，電容器實現旁路與去耦的效果受引線長度，以及電容器與器件間的走線、介質填料等的影響。理想的去耦電容器還可以提供邏輯裝置狀態切換時所需的所有電流，實際上是電源和接地層間的阻抗決定電容器能夠提供的電流的多少。

　　當選擇旁路和去耦電容時，可通過邏輯系列和所使用的時鐘速度來計算所需電容器的自諧振頻率，根據頻率以及電路中的容抗來選擇電容值。在選擇封裝尺度是盡量選擇更低引線電感的電容，這通常表現為SMT（Surface Mount Technology）電容器，而不選擇通孔式電容器（如DIP封裝的電容器）。另外在產品設計中，也常常采用并聯去耦電容來提供更大的工作頻帶，減少接地不平衡。在并聯電容系統中，當高于自諧振頻率時，大電容表現感性阻抗并隨頻率增大而增加;而小電容則表現為容性阻抗并隨頻率增加而減少，而且此時整個電容電路的阻抗比單*個電容時的阻抗要小。