您好, 歡迎來到化工儀器網(wǎng)
40-200GHz硅鍺雙極電路生產(chǎn)工藝
1. 簡介
近10年來，硅鍺雙極集成電路（SiGe-BiCMOS）在無線通訊的推動下得到了突飛猛進的發(fā)展。今天SiGe-BiCMOS已被應用于以前被GaAs壟斷的領(lǐng)域，并在許多領(lǐng)域里呈取代GaAs的趨勢。
目前廣泛用于通信行業(yè)的SiGe-BiCMOS至少有四代。每一代的技術(shù)復雜性和性能各異，幾何結(jié)構(gòu)從0.35mm 至 0.13mm， 頻率從40 ~ 200 GHz。作為示例，圖1顯示了覆蓋主要通信終端市場的捷智半導體的四代SiGe-BiCMOS技術(shù)生產(chǎn)工藝。
2. SiGe120
SiGe 120是以10Gb 和 40Gb 產(chǎn)品為目標的0.18mm，150 GHz，SiGe-BiCMOS 生產(chǎn)工藝技術(shù)。由于歷史的原因，這一技術(shù)被命名為SiGe 120，而不是SiGe 150。表1給出了 SiGe120的主要特性。
工藝流程開始時通過高劑量注入和發(fā)展外延層形成埋層。該方法與高能量注入相比可以使集電極電阻zui小并在低Vce下維持高Ft（通常用于高速網(wǎng)絡(luò)應用中）。
深溝漕用來減小集電極襯底間電容，漕中放入了氧化物襯里，然后填入多晶硅。這對于縮短高速器件(如dividers and serders)開關(guān)的滯后時間至關(guān)重要。注入氧化物的淺溝漕和雙柵極氧化物來形成1.8V 和 3.3V MOS晶體管。
三極管晶體管是在形成CMOS的柵極后集成的。首先用單晶圓RT-CVD反應器淀積SiGe層，Ge從靠近基極-發(fā)射極接點處的0%上升到靠近集電極-基極接點處的約30%。工藝的第二步是淀積和圖形化“犧牲”發(fā)射極。在“犧牲”發(fā)射極兩側(cè)沉積和圖形化側(cè)墻（spacer）形成襯墊，側(cè)墻在此還起到對外部基極注入進行自動調(diào)準的功能。“犧牲”發(fā)射極在外部基極摻雜物注入后被除掉。并且在“犧牲”發(fā)射極的原來位置上重新淀積“真正”的發(fā)射極。通過這樣的方式，“犧牲”發(fā)射極的尺寸恰好確定zui終發(fā)射極的尺寸。使用犧牲發(fā)射極直接確定發(fā)射極的尺寸，從而獲得比依靠內(nèi)部墊片的技術(shù)更可靠的重復性。另外，此方法不需要選擇外延即可能產(chǎn)生自動調(diào)準的發(fā)射極-基極。zui后使用不同的集電極注入能量和注入量來決定基極-集電極之間的擊穿電壓。表1示出了3個NPN晶體管的Ft 和 BVceo。
接下來和傳統(tǒng)的場效應管集成相似，依次形成側(cè)墻，源極和漏極和硅化鈷來完成CMOS器件。后端包括六層金屬，一個電容器，一個金屬電阻和兩層厚的金屬層，以改善電感器性能和降低線間連接的電阻。圖2顯示了后端的掃描電鏡的截面圖。
3. SiGe 90： 無線通訊的SiGe-BiCMOS 技術(shù)
SiGe 90去除了SiGe 120中那些與無線通訊應用無關(guān)的器件，并對有關(guān)的無源器件進行了改進，使得由SiGe-BiCMOS工藝生產(chǎn)的無線通訊產(chǎn)品價格更低，提高運用SiGe-BiCMOS工藝生產(chǎn)通訊產(chǎn)品的競爭性。
對于手機無線信號的接收和發(fā)送器件，通常不需要1.8V CMOS，因為大多數(shù)數(shù)字電路都置于一塊獨立的基帶芯片上。因此SiGe 90中僅采用了3.3V CMOS。而且對于通常在低電流密度下工作的2~5 GHz應用來說，具有150 GHz 峰值 Ft的晶體管沒有用處，因此僅使用了表1中列出的標準高電壓晶體管。由于低寄生效應的原因，這些器件仍保持了高Fmax和的噪聲特性及低電流特性。深漕溝結(jié)構(gòu)也被去除，因為大多數(shù)射頻模塊使用尺寸比較大的器件，而使用深漕隔離不能為這些器件帶來多少好處，而且這些器件對于集電極襯底間電容也不太敏感。低值金屬電阻被高值多晶硅電阻替代（1000 W/sq），而且MIM電容器的密度也被從1fF/mm2提高至1.5 fF/mm2，以降低模塊成本。此外還有6mm厚的六金屬層可供選擇，該厚金屬層可以減小電感器尺寸，從而進一步降低模塊成本。
4. SiGe200：新一代有線通訊的寵兒
200 GHz BiCMOS工藝是在SiGe 120的加工工藝基礎(chǔ)上，對少量工序進行了更改以獲得更好的器件性能，因此，上一代技術(shù)的所有工藝特性都得以保留。
以下分析模型可以有效地預測晶體管的峰值Ft：
1/Ft=(Re+kT/ ( q Ic ) ) ( Cbe+Cbc )+Wb2/ (2 Db)+Wc/ (2 Vs) +RcCbc (1)
此處Re代表發(fā)射極串聯(lián)電阻；Ic代表集電極電流；Cbe和 Cbc代表結(jié)電容；Wb代表基區(qū)寬度；Db代表基區(qū)中的電子擴散率；Wc代表集電極耗盡區(qū)；Vs代表飽和電子速度；Rc代表集電極電阻。以下討論中，公式(1)中的參數(shù)作為工藝參數(shù)的函數(shù)進行計算，以幫助分析晶體管性能的趨勢。
傳統(tǒng)上提高Ft的有效方法是提高集電極摻雜濃度。這會產(chǎn)生柯克效應(Kirk effect)從而提高集電極電流密度并獲得更高的峰值Ft。圖3顯示了將該技術(shù)應用到SiGe晶體管上時的實驗結(jié)果。實驗結(jié)果和公式(1)的預測都表明這種技術(shù)對于較低的集電極摻雜濃度有效，但對于較高的摻雜濃度效果有限。這一點是可以理解的，因為Re 和 Cbc限制了能夠從高Ic獲得的好處。
因此要獲得更高的Ft，就必須減小Re或Wb。圖4顯示了Re的效果。正如所預計的一樣，在集電極摻雜濃度較低時（Ic也較低），Re不會對Ft造成重大的影響，但是當集電極摻雜濃度較高時，Re會對Ft造成重大的影響。
鑒于此，通過大幅減小發(fā)射極電阻和稍稍優(yōu)化集電極劑量使SiGe晶體管的Ft達到了的性能指標，而同時沒有大大減小基區(qū)寬度。圖5顯示了205 GHz的峰值Ft。這一頻率是在1.8V的BVceo和369 GHz-V的Ft×BVceo乘積下獲得的。
通過減小發(fā)射極寬度降低晶體管內(nèi)的基極電阻，把基極有效區(qū)和晶體管尺寸成比例縮小減小了寄生集電極-基極的寄生電容，加上在沒有大幅減小基極寬度（從而也沒有增加基區(qū)電阻）的條件下提高了Ft，F(xiàn)max也提高到200 GHz以上。圖6顯示了這一結(jié)果。其中畫出的H21被外推至Ft > 200GHz。圖6還繪出了0.15mm的發(fā)射極寬度單向增益并外推至Fmax>200 GHz的。
以上討論的晶體管結(jié)果都是通過集成0.13 mm的雙柵（1.2 / 3.3V） CMOS實現(xiàn)的。圖7中顯示了0.13mmCMOS的特征輸出曲線。雖然集成了雙極器件，0.13 mm CMOS性能仍實現(xiàn)了*的數(shù)字電路兼容性。1.2 V晶體管的Idsat分別為500 和 215 mA/mm，3.3 V晶體管的Idsat分別為600 和 245 mA/mm。
5. 結(jié)論
本文描述了 120 GHz 和200 GHz SiGe BiCMOS的加工工藝。并對商業(yè)應用中的不同的SiGe BiCMOS 技術(shù)進行了討論，描述了每一技術(shù)如何在性能、特性和成本方面得以優(yōu)化從而滿足不同通信市場的需求。文中特別討論了獲得高的Ft和Fmax所需的器件設(shè)計要求，優(yōu)化集電極摻雜濃度和減小發(fā)射極電阻是獲得超越200 GHz 晶體管的途徑。 (end)